如何减少设计错误 7月7日20:00-21:00

   原理图输入好像是一个容易的工作，但它是整个电子设计的基础，任何简单的错误都会给整个设计带来返工和项目延迟，经常出现的错误包括电源接错或漏接、端接错误、二极管方向错误、驱动强度计算错误等。75%的项目都需要费时、费力的修改和返工。检查复杂单板（原理图几十上百页）都不容易，更何况还要检查多板系统的连接。一次正确对于电子设计来说非常重要。

   设计评审环节依赖人工检查来发现可能的设计错误，自动化的方法可以用程序来发现这些错误，帮助设计师更好地设计电路功能。

   本次网络研讨会将演示在原理图设计阶段，减少设计错误、降低设计风险的方法和手段。

        内容亮点：

   1、原理图设计中的常见错误

   2、避免设计中的逻辑和电气错误

   3、如何自动检查原理图设计错误

   4、把单板检查扩展到多板系统

   5、分析报告并定位设计错误

   职业涵盖范围：

   1、硬件设计工程师

   2、系统设计和集成工程师

   3、设计工程经理

   4、产品研发经理

   产品涵盖范围：

   Xpedition Valydate

   讲师照片与介绍：

   1998年毕业于哈尔滨工程大学，并获得工学博士学位。至今拥有20年EDA行业从业经验，目前担任Mentor PCB产品部技术市场工程师职务。在电子系统设计和仿真，数据管理等方面拥有丰富的经验和背景。

   Xpedition Valydate是行业领先的原理图分析验证工具, 提供100%全覆盖网络连接验证。

   本次网络研讨会将演示在原理图设计阶段，减少设计错误、降低设计风险的方法和手段。7月7日晚，我们敬请您莅临直播间，共同探讨减少原理图设计错误的方法。

         线上研讨会：7月7日    20:00-21:00